

REC'D 31 DEC 2003

WIPO

PCT

Rec'd PCT/PTO 16 JUN 2005
PCT/KR 03/02755

RO/KR 17.12.2003

10/539678



별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

출원 번호 : 10-2003-0018508
Application Number

출원 년 월 일 : 2003년 03월 25일
Date of Application MAR 25, 2003


출원인 : 삼성전자주식회사
Applicant(s) SAMSUNG ELECTRONICS CO., LTD.



2003 년 10 월 27 일

특 허 청

COMMISSIONER



PRIORITY DOCUMENT
SUBMITTED OR TRANSMITTED IN
COMPLIANCE WITH
RULE 17.1(a) OR (b)

【서지사항】

【서류명】	특허출원서
【권리구분】	특허
【수신처】	특허청장
【제출일자】	2003.03.25
【발명의 명칭】	어레이 기판, 이를 갖는 액정표시장치 및 이의 구동방법
【발명의 영문명칭】	ARRAY SUBSTRATE, LIQUID CRYSTAL DISPLAY DEVICE HAVING THE SAME AND METHOD OF DRIVING THE SAME
【출원인】	
【명칭】	삼성전자 주식회사
【출원인코드】	1-1998-104271-3
【대리인】	
【성명】	박영우
【대리인코드】	9-1998-000230-2
【포괄위임등록번호】	1999-030203-7
【발명자】	
【성명의 국문표기】	김희섭
【성명의 영문표기】	KIM, hee Seop
【주민등록번호】	630930-1695718
【우편번호】	445-973
【주소】	경기도 화성군 태안읍 반월리 865-1 신영통 현대아파트 110-304
【국적】	KR
【발명자】	
【성명의 국문표기】	김상일
【성명의 영문표기】	KIM, Sang Il
【주민등록번호】	680220-1703117
【우편번호】	442-744
【주소】	경기도 수원시 팔달구 영통동 황골마을백산아파트 225-1601
【국적】	KR
【발명자】	
【성명의 국문표기】	홍성규
【성명의 영문표기】	HONG, Sung Kyu
【주민등록번호】	670723-1047721

【우편번호】 463-070
【주소】 경기도 성남시 분당구 야탑동 512번지 동아빌라 513동 403호
【국적】 KR
【발명자】
【성명의 국문표기】 김종래
【성명의 영문표기】 KIM, Jong Lae
【주민등록번호】 720312-1017915
【우편번호】 138-200
【주소】 서울특별시 송파구 문정동 44-7호 현대파크빌 401호
【국적】 KR
【취지】 특허법 제42조의 규정에 의하여 위와 같이 출원합니다. 대리인 박영우 (인)
【수수료】
【기본출원료】 20 면 29,000 원
【가산출원료】 25 면 25,000 원
【우선권주장료】 0 건 0 원
【심사청구료】 0 항 0 원
【합계】 54,000 원
【첨부서류】 1. 요약서·명세서(도면)_1통

【요약서】**【요약】**

어레이 기판, 이를 갖는 액정표시장치 및 이의 구동 방법이 개시된다. 어레이 기판은 게이트 라인, 게이트 라인과 교차되어 화소 영역을 정의하는 데이터 라인 및 게이트 라인과 데이터 라인에 연결된 스위칭 소자를 포함한다. 투과전극은 스위칭 소자에 연결되어 화소 영역의 제1 영역에 구비되고, 반사전극은 투과전극과 절연되고, 제1 영역에 인접한 화소 영역의 제2 영역에 구비된다. 또한, 보상 배선은 스위칭 소자에 연결되고 제2 영역에서 절연층을 사이에 두고 반사전극과 마주본다. 따라서, 액정표시장치의 표시 특성을 향상시킬 수 있다.

【대표도】

도 2

【명세서】

【발명의 명칭】

어레이 기판, 이를 갖는 액정표시장치 및 이의 구동방법{ARRAY SUBSTRATE, LIQUID CRYSTAL DISPLAY DEVICE HAVING THE SAME AND METHOD OF DRIVING THE SAME}

【도면의 간단한 설명】

도 1은 본 발명의 일 실시예에 따른 액정표시장치의 단면도이다.

도 2는 도 1에 도시된 어레이 기판의 평면도이다.

도 3은 도 1에 도시된 액정표시장치의 단위 화소의 등가 회로도이다.

도 4는 본 발명의 다른 실시예에 따른 어레이 기판의 평면도이다.

도 5는 본 발명의 다른 실시예에 따른 액정표시장치의 단면도이다.

도 6은 도 5에 도시된 어레이 기판의 평면도이다.

도 7은 도 5에 도시된 액정표시장치의 단위 화소의 등가 회로도이다.

도 8은 본 발명의 다른 실시예에 따른 액정표시장치의 어레이 기판의 평면도이다.

도 9는 도 8에 도시된 액정표시장치의 단위 화소의 등가 회로도이다.

도 10은 본 발명의 다른 실시예에 따른 액정표시장치의 어레이 기판의 평면도이다.

도 11은 도 10에 도시된 액정표시장치의 단위 화소의 등가 회로도이다.

도 12는 도 11의 파형도이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 어레이 기판

120 : TFT

125 : 제1 보조 배선

126 : 제2 보조 배선

128 : 보상 배선

130 : 보호막

140 : 투과전극

150 : 반사전극

200 : 컬러필터기판

230 : 공통전극

400 : 액정표시장치

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

- 20> 본 발명은 어레이 기판, 이를 갖는 액정표시장치 및 이의 구동방법에 관한 것으로, 더욱 상세하게는 표시 특성을 향상시킬 수 있는 어레이 기판, 이를 갖는 액정표시장치 및 이의 구동방법에 관한 것이다.
- 21> 반투과형 액정표시장치는 외부 광량이 풍부한 곳에서는 제1 광을 이용하는 반사모드에서 영상을 디스플레이하고, 외부 광량이 부족한 곳에서는 자체에 충전된 전기 에너지를 소모하여 생성된 제2 광을 이용하는 투과모드에서 영상을 디스플레이 한다.
- 22> 일반적으로, 반투과형 액정표시장치는 TFT 기판, TFT 기판과 마주보는 컬러필터기판 및 TFT 기판과 컬러필터기판과의 사이에 개재된 액정층으로 이루어진 액정표시패널을 포함한다.
- 23> TFT 기판은 다수의 단위 화소가 매트릭스 형태로 형성된 기판이다. 단위 화

소 각각은 제1 방향으로 연장된 데이터 라인, 제1 방향과 직교하는 제2 방향으로 연장된 게이트 라인 및 데이터 라인과 게이트 라인에 의해서 구획된 화소 영역 내에서 데이터 라인과 게이트 라인에 연결된 TFT를 포함한다. TFT에는 투명성 도전막으로 이루어진 투과전극 및 반사율이 뛰어난 반사전극이 각각 연결된다. 여기서, 투과전극 상에서 반사전극이 형성된 영역이 반사 영역이고, 투과전극 상에서 반사전극이 형성되지 않은 영역이 투과영역이다.

4> TFT와 투과전극과의 사이에는 보호막이 개재된다. 보호막에는 드레인 전극을 노출시키는 콘택홀이 형성되고, 콘택홀을 통해 투과전극과 드레인 전극이 전기적으로 연결된다.

5> 일반적으로, 반투과형 액정표시장치는 반사모드 및 투과모드에서의 광 효율을 향상시키기 위하여 투과영역과 반사영역에서 서로 다른 셀갭을 갖는다. 즉, 투과영역의 제1 셀갭은 반사영역의 제2 셀갭의 두 배이다. 이와 같은 이중 셀갭을 갖는 반투과형 액정표시장치는 TFT 기판에 구비되는 보호막의 두께를 조절함으로써 구현된다.

26> 그러나, 보호막의 두께를 조절하여 이중 셀갭을 형성하는데 있어서, 공정 특성상 보호막의 양을 정밀하게 제어할 수 없음으로써 정확한 셀갭을 확보하기가 어렵다.

【발명이 이루고자 하는 기술적 과제】

27> 따라서, 본 발명의 목적은 표시 특성을 향상시키기 위한 어레이 기판을 제공하는 것이다.

28> 본 발명의 다른 목적은 상기한 어레이 기판을 갖는 액정표시장치를 제공하는 것이다.

29> 본 발명의 또 다른 목적은 상기한 액정표시장치의 구동방법을 제공하는 것이다.

【발명의 구성 및 작용】

- > 상술한 목적을 달성하기 위한 본 발명에 일 측면에 따른 어레이 기판은, 게이트 라인, 상기 게이트 라인과 교차되어 화소 영역을 정의하는 데이터 라인 및 상기 게이트 라인과 상기 데이터 라인에 연결된 스위칭 소자를 포함한다. 투과전극은 상기 스위칭 소자에 연결되어 상기 화소 영역의 제1 영역에 구비되고, 반사전극은 상기 투과전극과 절연되고, 상기 제1 영역에 인접한 상기 화소 영역의 제2 영역에 구비된다. 또한, 보상 배선은 상기 스위칭 소자에 연결되고 상기 제2 영역에서 절연층을 사이에 두고 상기 반사전극과 마주본다.
- 1> 또한, 본 발명의 다른 측면에 따른 어레이 기판은, 제1 게이트 라인, 상기 제1 게이트 라인과 절연된 제2 게이트 라인, 상기 제1 및 제2 게이트 라인과 교차되어 화소 영역을 정의하는 데이터 라인, 상기 제1 게이트 라인과 상기 데이터 라인에 연결된 제1 스위칭 소자, 상기 제2 게이트 라인에 연결된 제2 스위칭 소자를 포함한다. 투과전극은 상기 제2 스위칭 소자에 연결되고 상기 화소 영역의 제1 영역에 구비되고, 반사전극은 상기 투과전극과 절연되고, 상기 제1 영역에 인접한 상기 화소 영역의 제2 영역에 구비된다. 또한, 보상 배선은 상기 제1 스위칭 소자에 연결되고, 절연층을 사이에 두고 상기 반사전극 및 상기 투과전극과 마주본다.
- 32> 본 발명의 일 측면에 따른 액정표시장치는, 제1 기판, 제2 기판 및 상기 제1 기판과 상기 제2 기판과의 사이에 개재된 액정층을 포함한다.
- 33> 상기 제1 기판 상에는 게이트 라인, 상기 게이트 라인에 절연되어 교차하여 화소 영역을 정의하는 데이터 라인 및 상기 게이트 라인과 상기 데이터 라인에 연결된 스위칭 소자가 구비된다. 또한, 투과전극은 상기 스위칭 소자에 연결되어 상기 화소 영역의 제1 영역에 구비되고, 반사전극은 상기 투과전극과 절연되고 상기 제1 영역에 인접한 상기 화소 영역의 제2 영역에

구비된다. 또한, 보상 배선은 상기 스위칭 소자에 연결되고 상기 제2 영역에서 상기 반사전극과 절연되어 마주본다.

4> 상기 제2 기판에는 상기 액정층을 사이에 두고 상기 반사전극 및 상기 투과전극과 마주보는 공통 전극이 구비된다.

5> 본 발명의 다른 측면에 따른 액정표시장치는, 제1 기판, 제2 기판 및 상기 제1 기판과 상기 제2 기판과의 사이에 개재된 액정층을 포함한다.

6> 상기 제1 기판 상에는 제1 게이트 라인, 상기 제1 게이트 라인과 절연된 제2 게이트 라인, 상기 제1 및 제2 게이트 라인과 절연되어 교차하여 화소 영역을 정의하는 데이터 라인, 상기 제1 게이트 라인과 상기 데이터 라인에 연결된 제1 스위칭 소자 및 상기 제2 게이트 라인과 연결된 제2 스위칭 소자가 구비된다. 또한, 투과전극은 상기 제2 스위칭 소자에 연결되고 상기 화소 영역의 제1 영역에 구비되고, 반사전극은 상기 투과 전극과 절연되고, 상기 제1 영역에 인접한 상기 화소 영역의 제2 영역에 구비된다. 또한, 보상 배선은 상기 제1 스위칭 소자에 연결되고, 절연층을 사이에 두고 상기 반사전극 및 상기 투과전극과 마주본다.

37> 상기 제2 기판 상에는 상기 액정층을 사이에 두고 상기 투과 전극 및 반사 전극과 마주보는 공통 전극이 구비된다.

38> 본 발명의 일 측면에 따른 액정표시장치의 구동방법은, 게이트 라인에 게이트 전압을 출력하고, 상기 게이트 전압에 응답하여 데이터 라인으로부터 인가된 데이터 전압을 출력한다. 이후에, 투과전극에 상기 데이터 전압을 투과전압으로써 인가하고, 반사전극에 상기 데이터 전압보다 낮은 전압을 반사전압으로써 인가하며, 상기 투과전극 및 반사전극과 액정층을 사이에 두고 마주보는 공통전극에 공통전압을 인가한다. 다음, 상기 투과전극과 상기 공통전극과의 사

이에 상기 투과전압과 공통전압과의 차를 충전하고, 상기 반사전극과 상기 공통전극과의 사이에 상기 반사전압과 상기 공통전압과의 차를 충전한다.

- 9> 본 발명의 다른 측면에 따른 액정표시장치의 구동방법은, 제1 게이트 라인에 제1 게이트 전압을 출력하고, 상기 제1 게이트 전압에 응답하여 데이터 라인으로부터 인가된 제1 데이터 전압을 출력한다. 다음, 투과전극에 상기 제1 데이터 전압보다 높은 전압을 투과전압으로써 인가하고, 반사전극에 상기 제1 데이터 전압보다 낮은 전압을 반사전압으로써 인가하며, 상기 투과전극 및 반사전극과 액정층을 사이에 두고 마주보는 공통전극에 공통전압을 인가한다. 다음, 상기 투과전극과 상기 공통전극과의 사이에 상기 투과전압과 공통전압과의 차를 충전하고, 상기 반사전극과 상기 공통전극과의 사이에 상기 반사전압과 상기 공통전압과의 차를 충전한다.
- 10> 이러한 어레이 기판, 이를 갖는 액정표시장치 및 이의 구동방법에 따르면, 투과 전극은 화소 영역의 제1 영역에 구비되고, 반사전극은 투과전극과 절연되고, 제1 영역에 인접한 화소 영역의 제2 영역에 구비된다. 이때, 보상 배선은 제2 영역에서 절연층을 사이에 두고 반사전극과 마주본다. 따라서, 액정표시장치의 셀갯을 균일하게 유지하면서 반사전극과 투과전극에 서로 다른 전압을 인가할 수 있고, 그로 인해서 액정표시장치의 표시 특성을 향상시킬 수 있다.
- 41> 이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
- 42> 도 1은 본 발명의 일 실시예에 따른 액정표시장치의 단면도이고, 도 2는 도 1에 도시된 어레이 기판의 평면도이다.

- 3> 도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 액정표시장치(400)는 어레이 기판(100), 컬러필터기판(200) 및 상기 어레이 기판(100)과 컬러필터기판(200)과의 사이에 개재된 액정층(300)을 포함한다.
- 4> 상기 어레이 기판(100)은 제1 기판(110), 상기 제1 기판(110) 상에 구비된 게이트 라인(GL), 데이터 라인(DL), 박막 트랜지스터(Thin Film Transistor; 이하, TFT)(120), 투과전극(140) 및 반사전극(150)으로 이루어진다.
- 5> 상기 게이트 라인(GL)은 상기 제1 기판(110) 상에서 제1 방향(D1)으로 연장되고, 상기 데이터 라인(DL)은 상기 제1 방향(D1)과 직교하는 제2 방향(D2)으로 연장되어 상기 게이트 라인(GL)과 절연되어 교차한다. 상기 제1 기판(110)에는 상기 게이트 라인(GL)과 상기 데이터 라인(DL)에 의해서 구획된 화소 영역(PA)이 제공된다.
- 16> 상기 화소 영역(PA)에서 상기 TFT(120)의 게이트 전극(121)은 상기 게이트 라인(GL)과 연결되고, 소오스 전극(122)은 상기 데이터 라인(DL)에 연결되며, 드레인 전극(123)은 상기 투과전극(140)과 연결된다.
- 17> 상기 투과전극(140)과 상기 TFT(120)와의 사이에는 보호막(130)이 개재되고, 상기 보호막(130)에는 상기 TFT(120)의 드레인 전극(123)을 노출시키기 위한 제1 콘택홀(131)이 구비된다. 상기 투과전극(140)은 상기 보호막(130) 상에 구비되고 상기 제1 콘택홀(131)을 통해 상기 드레인 전극(123)과 전기적으로 연결된다.
- 18> 상기 투과전극(140)은 상기 화소 영역(PA)의 일부인 제1 영역(A1)에 구비되고, 상기 반사전극(150)은 상기 투과전극(140)과 절연되고 상기 화소 영역(PA)의 다른 일부인 제2 영역(A2)에 구비된다.

- 3> 도 1 및 도 2에 도시된 바와 같이, 상기 제1 영역(A1)에는 상기 투과전극(140)과 절연되어 마주보는 제1 보조배선(125)이 구비되고, 상기 제2 영역(A2)에는 상기 반사전극(150)과 절연되어 마주보는 제2 보조배선(126)이 구비된다. 상기 제1 및 제2 보조배선(125, 126)은 상기 게이트 라인(GL)과 동시에 패터닝된다.
- 4> 상기 제1 기판(110) 상에는 상기 TFT(120)의 드레인 전극(123)과 전기적으로 연결되고 상기 반사전극(150)과 절연되어 마주보는 보상 배선(128)이 더 구비된다. 상기 보상 배선(128)은 상기 데이터 라인(DL)과 동시에 패터닝된다.
- 51> 도 1 및 도 2에서는, 상기 보상 배선(128)이 상기 데이터 라인(DL)과 동시에 패터닝된 구조를 도시하였지만, 상기 보상 배선(128)은 상기 게이트 라인(GL)과 동시에 패터닝될 수도 있다.
- 52> 한편, 상기 컬러필터기판(200)은 제2 기판(210), 상기 제2 기판(210) 상에 구비된 컬러필터(220) 및 상기 컬러필터(220) 상에 구비된 공통전극(230)을 포함한다. 상기 컬러필터기판(200)과 상기 어레이 기판(100)이 결합하면, 상기 공통전극(230)은 상기 투과전극(140) 및 반사전극(150)과 각각 마주본다. 이후, 상기 컬러필터기판(200)과 상기 어레이 기판(100)과의 사이에 상기 액정층(300)이 개재됨으로써 액정표시장치(400)가 완성된다.
- 53> 상기 제1 영역(A1)에서 상기 공통전극(230)과 상기 투과전극(140)과의 제1 거리(d1)는 상기 제2 영역(A2)에서 상기 공통전극(230)과 상기 반사전극(150)과의 제2 거리(d2)와 서로 동일하다. 즉, 상기 액정표시장치(400)는 상기 제1 영역(A1)과 상기 제2 영역(A2)에서 서로 동일한 셀갯을 갖는다.
- 54> 도 3은 도 1에 도시된 액정표시장치의 단위 화소의 등가 회로도이다.

- > 도 1 및 도 3을 참조하면, 단위 화소는 게이트 라인(GL) 및 데이터 라인(DL)을 구비한다. 상기 게이트 라인(GL)과 데이터 라인(DL)에는 TFT(120)의 게이트 전극(121) 및 소오스 전극(122)이 각각 연결된다. 상기 TFT(120)의 드레인 전극(123)에는 제1 액정 커패시터(Clct), 제1 보조 커패시터(Cstt), 제2 보조 커패시터(Clcr) 및 보상 커패시터(Ccpr)가 병렬 연결되고, 상기 보상 커패시터(Ccpr)는 제2 액정 커패시터(Clcr)와 직렬 연결된다.
- 6> 상기 제1 액정 커패시터(Clct)는 컬러필터기판(200)의 공통전극(230)과 어레이 기판(100)의 투과전극(140)과의 사이에서 형성된 정전용량이고, 상기 제1 보조 커패시터(Clst)는 상기 어레이 기판(100)의 제1 보조 배선(125)과 상기 투과전극(140)과의 사이에 형성된 정전용량이며, 상기 제2 보조 커패시터(Cstr)는 상기 어레이 기판(100)의 제2 보조 배선(126)과 상기 반사전극(150)과의 사이에 형성된 정전용량이다. 또한, 상기 제2 액정 커패시터(Clcr)는 상기 반사전극(150)과 상기 공통전극(230)과의 사이에 형성된 정전용량이고, 상기 보상 커패시터(Ccpr)는 상기 반사전극(150)과 상기 보상 배선(128)과의 사이에서 형성된 정전용량이다. 여기서, 상기 보상 커패시터(Ccpr)는 상기 반사전극(150)과 상기 보상 배선(128)의 오버랩 면적에 비례하여 증가한다.
- 57> 상기 게이트 라인(GL)으로 제공된 게이트 전압이 상기 TFT(120)의 게이트 전극(121)으로 제공되면, 상기 TFT(120)가 턴-온된다. 따라서, 상기 데이터 라인(DL)을 통해 상기 TFT(120)의 소오스 전극(122)으로 제공된 데이터 전압(Vd)은 상기 TFT(120)의 드레인 전극(123)으로 출력된다. 상기 TFT(120)의 드레인 전극(123)으로 출력된 상기 데이터 전압은 상기 투과전극(140) 및 상기 보상 배선(128)에 각각 인가된다.
- 58> 한편, 상기 컬러필터기판(200)에 구비된 상기 공통전극(230)에는 외부로부터 공통전극전압이 인가된다. 여기서, 상기 공통전극전압은 0V로 가정한다.

30> 상기 TFT(120)를 통해 상기 투과전극(140)에 상기 데이터 전압(Vd)이 인가되면, 상기 제1 액정 커패시터(Clct)에는 상기 데이터 전압(Vd)이 충전된다. 상기 제2 액정 커패시터(Clcr)에는 상기 데이터 전압(Vd)보다 소정의 전압만큼 낮아진 보상 전압(Vr)이 충전된다. 즉, 상기 데이터 전압(Vd)은 상기 보상 커패시터(Ccpr) 및 상기 제2 액정 커패시터(Clcr)에 각각 분배되어 충전된다.

31>
$$\text{【수학식 1】} \quad V_r = V_d \cdot \frac{C_{cpr}}{(C_{cpr} + C_{lcr})}$$

32> 상기한 수학식 1에서 보여지는 바와 같이, 상기 보상 커패시터(Ccpr)와 상기 제2 액정 커패시터(Clcr)의 합은 상기 보상 커패시터(Ccpr)보다 항상 크기 때문에 상기 보상 전압(Vr)은 상기 데이터 전압(Vd)보다 낮다. 따라서, 상기 투과전극(140)에 인가되는 투과전압보다 상기 반사전극(150)에 인가되는 반사전압이 항상 작다.

33> 도 4는 본 발명의 다른 실시예에 따른 어레이 기판의 평면도이다.

34> 도 4를 참조하면, 본 발명의 다른 실시예에 따른 어레이 기판(101)은 제1 기판(110), 상기 제1 기판(110) 상에 구비된 게이트 라인(GL), 데이터 라인(DL), TFT(120), 투과전극(140), 반사전극(150) 및 보상 배선(128)으로 이루어진다.

35> 상기 게이트 라인(GL)은 상기 제1 기판(110) 상에서 제1 방향(D1)으로 연장되고, 상기 데이터 라인(DL)은 상기 제1 방향(D1)과 직교하는 제2 방향(D2)으로 연장되어 상기 게이트 라인(GL)과 절연되어 교차한다. 상기 제1 기판(110)에는 상기 게이트 라인(GL)과 상기 데이터 라인(DL)에 의해서 화소 영역이 제공된다. 상기 보상 배선(128)은 상기 화소 영역 내에서 상기 반사전극(150)과 서로 마주본다.

- 5> 상기 화소 영역에서 상기 TFT(120)의 게이트 전극(121)은 상기 게이트 라인(GL)과 연결되고, 소오스 전극(122)은 상기 데이터 라인(DL)에 연결되며, 드레인 전극(123)은 상기 보상 배선(128)과 전기적으로 연결된다.
- 6> 상기 반사전극(140)은 상기 화소 영역의 일부인 제1 영역(A1)에 구비되고, 상기 투과전극(150)은 상기 투과전극(140)과 전기적으로 절연되고 상기 화소 영역의 다른 일부인 제2 영역(A2)에 구비된다. 상기 투과전극(140)은 제2 콘택홀(135)을 통해 상기 제2 영역(A1)에서 상기 보상 배선(128)과 전기적으로 연결된다. 따라서, 상기 투과전극(140)은 상기 보상 배선(128)을 통해 상기 TFT(120)의 드레인 전극(123)과 전기적으로 연결된다.
- 37> 도 5는 본 발명의 다른 실시예에 따른 액정표시장치의 단면도이고, 도 6은 도 5에 도시된 어레이 기판의 평면도이다.
- 68> 도 5 및 도 6을 참조하면, 본 발명의 다른 실시예에 따른 액정표시장치(500)는 어레이 기판(103), 컬러필터기판(200) 및 상기 어레이 기판(103)과 컬러필터기판(200)과의 사이에 개재된 액정층(300)을 포함한다.
- 69> 상기 어레이 기판(103)은 제1 기판(110), 상기 제1 기판(110) 상에 구비된 제1 게이트 라인(GL_{n-1}), 제2 게이트 라인(GL_n), 데이터 라인(DL), 제1 TFT(T1), 제2 TFT(T2), 투과전극(140), 반사전극(150) 및 보상 배선(128)으로 이루어진다.
- 70> 여기서, n 은 2 이상의 자연수이고, 상기 어레이 기판(103) 상에는 다수의 게이트 라인이 구비되고, 상기 제1 게이트 라인(GL_{n-1})은 $n-1$ 번째 게이트 라인이며, 상기 제2 게이트 라인(GL_n)은 n 번째 게이트 라인이다.

- 1> 상기 제1 게이트 라인(GL_{n-1})은 상기 제1 기판(110) 상에서 제1 방향(D1)으로 연장되고, 상기 제2 게이트 라인(GL_n)은 상기 제1 방향(D1)으로 연장되고 상기 제1 게이트 라인(GL_{n-1})과 소정의 간격으로 이격된다. 상기 데이터 라인(DL)은 상기 제1 방향(D1)과 직교하는 제2 방향(D2)으로 연장되어 상기 제1 및 제2 게이트 라인(GL_{n-1} , GL_n)과 절연되어 교차한다. 따라서, 상기 제1 기판(110)에는 상기 제1 및 제2 게이트 라인(GL_{n-1} , GL_n)과 상기 데이터 라인(DL)에 의해서 화소 영역(PA)이 제공된다.
- 2> 상기 화소 영역(PA)에서 상기 제1 TFT(T1)의 게이트 전극(161)은 상기 제1 게이트 라인(GL_{n-1})과 연결되고, 소오스 전극(162)은 접지전압을 제공받고, 드레인 전극(163)은 상기 투과 전극(140)과 연결된다. 상기 투과전극(140)은 상기 화소 영역(PA)의 일부인 제1 영역(A1)에 구비된다. 상기 보상 배선(128)은 상기 제1 영역(A1)에서 상기 투과전극(140)과 절연되어 마주본다.
- 73> 또한, 상기 화소 영역(PA)에서 상기 제2 TFT(T2)의 게이트 전극(121)은 상기 제2 게이트 라인(GL_n)과 연결되고, 소오스 전극(122)은 상기 데이터 라인(DL)에 연결되며, 드레인 전극(123)은 상기 보상 배선(128)과 연결된다. 여기서, 상기 반사전극(150)은 상기 화소 영역(PA)의 다른 일부인 제2 영역(A2)에 구비되어, 상기 투과전극(140)과 전기적으로 절연된다. 또한, 상기 보상 배선(128)은 상기 제2 영역(A2)에서 상기 반사전극(140)과 절연되어 마주본다.
- 74> 상기 제1 TFT(T1), 제2 TFT(T2) 및 보상 배선(128)이 형성된 상기 제1 기판(110) 상에는 유기 절연막으로 이루어진 보호막(130)이 구비된다. 상기 보호막(130)은 상기 제1 영역(A1)에서 상기 투과전극(140)과 상기 보상 배선(128)을 전기적으로 절연시키고, 상기 제2 영역(A2)에서 상기 반사전극(150)과 상기 보상 배선(128)을 전기적으로 절연시킨다.

- 5> 상기 보호막(130)에는 상기 제1 TFT(T1)의 드레인 전극(163)을 노출시키기 위한 콘택홀(131)이 구비된다. 상기 투과전극(140)은 상기 보호막(130) 상에 구비되고 상기 콘택홀(131)을 통해 상기 드레인 전극(163)과 전기적으로 연결된다.
- 6> 또한, 상기 제1 영역(A1)에는 상기 투과전극(140)과 절연되어 마주보는 제1 보조배선(125)이 구비되고, 상기 제2 영역(A2)에는 상기 반사전극(150)과 절연되어 마주보는 제2 보조배선(126)이 구비된다.
- 7> 한편, 상기 컬러필터기판(200)은 제2 기판(210), 상기 제2 기판(210) 상에 구비된 컬러필터(220) 및 상기 컬러필터(220) 상에 구비된 공통전극(230)을 포함한다.
- 8> 상기 제1 영역(A1)에서 상기 공통전극(230)과 상기 투과전극(140)과의 제1 거리(d1)는 상기 제2 영역(A2)에서 상기 공통전극(230)과 상기 반사전극(150)과의 제2 거리(d2)와 서로 동일하다. 즉, 상기 액정표시장치(500)는 상기 제1 영역(A1)과 상기 제2 영역(A2)에서 서로 동일한 셀갯을 갖는다.
- 79> 도 7은 도 5에 도시된 액정표시장치의 단위 화소의 등가 회로도이다.
- 80> 도 5 및 도 7을 참조하면, 단위 화소는 제1 게이트 라인(GL_{n-1}), 상기 제1 게이트 라인(GL_{n-1})과 소정의 간격으로 이격된 제2 게이트 라인(GL_n) 및 데이터 라인(DL)을 구비한다. 상기 제1 게이트 라인(GL_{n-1})에는 제1 TFT(T1)의 게이트 전극이 연결되고, 상기 제1 TFT의 소오스 전극에는 접지전압이 제공된다. 상기 제2 게이트 라인(GL_n) 및 상기 데이터 라인(DL)에는 제2 TFT(T2)의 게이트 및 소오스 전극이 각각 연결된다.
- 81> 상기 제1 TFT(T1)의 드레인 전극에는 제1 액정 커패시터(C_{lct}), 제1 보조 커패시터(C_{stt})가 병렬 연결된다. 상기 제2 TFT(T2)의 드레인 전극에는 제2 보조 커패시터(C_{str}) 및 제

2 보상 커패시터(C_{cpr})가 병렬 연결되고, 상기 제2 보상 커패시터(C_{cpr})는 제2 액정 커패시터(C_{lcr})와 직렬 연결된다. 또한, 상기 제1 액정 커패시터(C_{lcr})와 상기 제2 보상 커패시터(C_{cpr})는 제1 보상 커패시터(C_{cpt})에 의해서 직렬 연결된다.

2> 상기 제1 액정 커패시터(C_{lct})는 컬러필터기판(200)의 공통전극(230)과 어레이 기판(103)의 투과전극(140)과의 사이에서 형성된 정전용량이고, 상기 제1 보조 커패시터(C_{stt})는 상기 어레이 기판(103)의 제1 보조 배선(125)과 상기 투과전극(140)과의 사이에 형성된 정전용량이다. 상기 제2 보조 커패시터(C_{str})는 상기 어레이 기판(103)의 제2 보조 배선(126)과 상기 반사전극(150)과의 사이에 형성된 정전용량이고, 상기 제2 액정 커패시터(C_{lcr})는 상기 반사전극(150)과 상기 공통전극(230)과의 사이에 형성된 정전용량이다. 또한, 상기 제1 보상 커패시터(C_{cpt})는 상기 투과전극(140)과 상기 보상 배선(128)과의 사이에 형성된 정전용량이고, 상기 제2 보상 커패시터(C_{cpr})는 상기 반사전극(150)과 상기 보상 배선(128)과의 사이에 형성된 정전용량이다.

33> 상기 제1 게이트 라인(GL_n-1)에 제1 게이트 전압이 인가되면, 상기 제1 TFT(T_1)의 게이트 전극으로 상기 제1 게이트 전압이 제공됨으로써, 상기 제1 TFT(T_1)가 턴-온된다. 이때, 상기 제1 TFT(T_1)의 소오스 전극으로 제공된 접지전압은 상기 제1 TFT(T_1)의 드레인 전극으로 출력된다. 한편, 상기 제2 TFT(T_2)는 턴-오프 상태를 유지함으로써, 상기 제2 TFT(T_2)의 드레인 전극은 상기 제1 TFT(T_1)의 드레인 전극보다 낮은 음의 전압을 유지한다.

34> 따라서, 상기 제1 TFT(T_1)에 의한 충전시 상기 반사전극(150)에 인가되는 반사전압(V_r)은 상기 투과전극(140)에 인가되는 투과전압(V_t)보다 낮다.

85> 이후, 상기 제2 게이트 라인(GL_n)에 제2 게이트 전압이 인가되면, 상기 제2 TFT(T_2)의 게이트 전극으로 상기 제2 게이트 전압이 제공됨으로써, 상기 제2 TFT(T_2)가 턴-온된다. 상기

제2 게이트 라인(GLn)에 상기 제2 게이트 전압이 인가되기 이전까지 상기 제1 게이트 라인 (GLn-1)에는 상기 제1 게이트 전압이 출력됨으로써, 상기 제2 TFT(T2)가 턴-온되는 시점에서 상기 제1 TFT(T1)는 턴-오프된다. 상기 제1 TFT가 턴-오프되면, 상기 투과전극(140)은 플로팅 (floating) 상태가 된다.

- 6> 이후, 턴-온된 상기 제2 TFT(T2)는 상기 데이터 라인(DL)을 통해 소오스 전극으로 제공된 데이터 전압(Vd)을 드레인 전극으로 출력한다. 상기 데이터 전압(Vd)에 의해서 상기 반사전압(Vr)과 투과전압(Vt)이 상승된다. 이때, 상기 투과전압(Vt)은 상기 반사전압(Vr)보다 높은 전압레벨을 유지한 채 상승된다.

37>
$$C1 = Cstr + \frac{(Ccpr \cdot Clcr)}{(Ccpr + Clcr)}$$

$$C2 = Ccpr$$

【수학식 2】 $C3 = Clcr + Cstt$

- 38> 이라고 정의할 때,

- 39> 도 7에 도시된 등가 회로에서 상기 제2 TFT(T2)가 턴-온된 시점에서 상기 투과전극(140)에 인가되는 상기 투과전압(Vt)은 하기하는 수학식 3과 같이 정의된다.

90>
$$Vt = \frac{1}{(C1 + 2C2)} \cdot (2 - \frac{C3}{C2}) \cdot (C1 + C2) \cdot Vd$$

【수학식 3】

- 91> 수학식 3에서 제시된 바와 같이, 상기 투과전압(Vt)은 상기 데이터 전압(Vd)보다 상승된 전압을 갖는다.

- 92> 도 8은 본 발명의 다른 실시예에 따른 액정표시장치의 어레이 기판의 평면도이고, 도 9는 도 8에 도시된 액정표시장치의 단위 화소의 등가 회로도이다. 단, 도 8 및 도 9에 제시된 액정표시장치는 도트 반전 구동 방식으로 동작한다.

- 3> 도 8을 참조하면, 어레이 기판(105)은 제1 게이트 라인(GLn-1), 제2 게이트 라인(GLn), 데이터 라인(DL), 제1 TFT(T1), 제2 TFT(T2), 제3 TFT(T3), 투과전극(140), 반사전극(150) 및 보상 배선(128)으로 이루어진다.
- 4> 상기 제1 게이트 라인(GLn-1)은 제1 방향(D1)으로 연장되고, 상기 제2 게이트 라인(GLn)은 상기 제1 방향(D1)으로 연장되고 상기 제1 게이트 라인(GLn-1)과 소정의 간격으로 이격된다. 상기 데이터 라인(DL)은 상기 제1 방향(D1)과 직교하는 제2 방향(D2)으로 연장되어 상기 제1 및 제2 게이트 라인(GLn-1, GLn)과 절연되어 교차한다. 따라서, 상기 제1 및 제2 게이트 라인(GLn-1, GLn)과 상기 데이터 라인(DL)에 의해서 화소 영역이 제공된다.
- 15> 상기 화소 영역에서 상기 제1 TFT(T1)의 게이트 전극은 상기 제1 게이트 라인과 연결되고, 소오스 전극은 접지전압단자(GT)에 연결되며, 드레인 전극은 상기 투과전극(140)과 연결된다. 여기서, 상기 투과전극(140)은 상기 화소 영역의 일부분인 제1 영역(A1)에 구비된다. 상기 보상 배선(128)은 상기 제1 영역(A1)에서 상기 투과전극(140)과 절연되어 마주본다.
- 96> 또한, 상기 화소 영역에서 상기 제2 TFT(T2)의 게이트 전극은 상기 제2 게이트 라인(GLn)과 연결되고, 소오스 전극은 상기 데이터 라인(DL)에 연결되며, 드레인 전극은 상기 보상 배선(128)과 연결된다. 여기서, 상기 반사전극(140)은 상기 화소 영역의 다른 일부인 제2 영역(A2)에 구비되어, 상기 투과전극(140)과 전기적으로 절연된다. 또한, 상기 보상 배선(128)은 상기 제2 영역(A2)에서 상기 반사전극(150)과 절연되어 마주본다.
- 97> 상기 화소 영역에서 상기 제3 TFT(T3)의 게이트 전극은 상기 제1 게이트 라인(GLn-1)과 연결되고, 소오스 전극은 상기 데이터 라인(DL)에 연결되며, 드레인 전극은 상기 보상 배선(128)과 연결된다.

- 8> 도 9를 참조하면, 단위 화소는 상기 제1 게이트 라인(GL_{n-1}), 상기 제2 게이트 라인(GL_n) 및 상기 데이터 라인(DL)을 구비한다. 상기 제1 게이트 라인(GL_{n-1})과 접지전압단자(GT)에는 상기 제1 TFT(T1)의 게이트 및 소오스 전극이 각각 연결되고, 상기 제2 게이트 라인(GL_n) 및 상기 데이터 라인(DL)에는 상기 제2 TFT(T2)의 게이트 및 소오스 전극이 각각 연결된다. 또한, 상기 제1 게이트 라인(GL_{n-1})과 상기 데이터 라인(DL)에는 상기 제3 TFT(T3)의 게이트 및 소오스 전극이 각각 연결된다.
- 9> 상기 제1 TFT(T1)의 드레인 전극에는 제1 액정 커패시터($Clct$), 제1 보조 커패시터($Cstt$)가 병렬 연결된다. 상기 제2 TFT(T2)의 드레인 전극에는 제2 보조 커패시터($Cstr$) 및 제2 보상 커패시터($Ccpr$)가 병렬 연결되고, 상기 제2 보상 커패시터($Ccpr$)는 제2 액정 커패시터($Clcr$)와 직렬 연결된다. 또한, 상기 제1 액정 커패시터($Clct$)와 상기 제2 보상 커패시터($Ccpr$)는 제1 보상 커패시터($Ccpt$)에 의해서 직렬 연결된다.
- 10> 여기서, 상기 제1 보상 커패시터($Ccpt$)의 제1 전극은 상기 제1 TFT(T1)의 드레인 전극에 연결되고, 상기 제1 보상 커패시터($Ccpt$)의 제2 전극은 상기 제3 TFT(T3)의 드레인 전극에 연결된다.
- 11> 상기 제1 게이트 라인(GL_{n-1})에 제1 게이트 전압이 인가되면, 상기 제1 TFT(T1)의 게이트 전극으로 상기 제1 게이트 전압이 제공됨으로써, 상기 제1 TFT(T1) 및 상기 제3 TFT(T3)가 턴-온된다. 이때, 상기 제1 TFT(T1)의 소오스 전극으로 제공된 접지전압은 상기 제1 TFT(T1)의 드레인 전극으로 출력되고, 상기 제3 TFT(T3)의 소오스 전극으로 제공된 제1 데이터 전압($Vd1$)은 상기 제3 TFT(T3)의 드레인 전극으로 출력된다. 여기서, 상기 제1 데이터 전압($Vd1$)은 음의 전압 레벨을 갖는다.

- 2> 상기 제1 보상 커패시터(Ccpt)의 제1 전극 즉 상기 투과전극(140)에는 접지전압이 인가되고, 상기 제2 전극에는 상기 제1 데이터 전압(Vd1)이 제공됨으로써, 상기 제1 보상 커패시터(Ccpt)에는 상기 접지전압과 상기 제1 데이터 전압(Vd1)의 차만큼을 충전한다.
- 3> 이후, 상기 제2 게이트 라인(GLn)에 제2 게이트 전압이 인가되면, 상기 제2 TFT(T2)의 게이트 전극으로 상기 제2 게이트 전압이 제공됨으로써, 상기 제2 TFT(T2)가 턴-온된다. 상기 제2 게이트 라인(GLn)에 상기 제2 게이트 전압이 인가되기 이전까지 상기 제1 게이트 라인(GLn-1)에는 상기 제1 게이트 전압이 출력됨으로써, 상기 제2 TFT(T2)가 턴-온되는 시점에서 상기 제1 TFT(T1)는 턴-오프된다. 따라서, 상기 투과전극(140)은 플로팅(floating) 상태를 유지한다.
- 34> 턴-온된 상기 제2 TFT(T2)는 상기 데이터 라인(DL)을 통해 소오스 전극으로 제공된 제2 데이터 전압(Vd2)을 드레인 전극으로 출력한다. 여기서, 상기 제2 데이터 전압(Vd2)은 양의 전압 레벨을 갖는다.
- 05> 상기 제2 TFT(T2)가 턴-온됨과 동시에 상기 제1 보상 커패시터(Ccpt)의 제2 전극에는 상기 제2 데이터 전압(Vd2)이 인가된다. 이때, 상기 제1 보상 커패시터(Ccpt)의 제1 전극 즉, 상기 투과전극(140)에는 상기 제2 데이터 전압(Vd2)보다 소정의 전압만큼 상승된 투과전압(Vt)이 인가된다.
- 106> 도 9에 도시된 등가 회로에서 상기 제2 TFT(T2)가 턴-온된 시점에서 상기 투과전극(140)에 인가되는 상기 투과전압(Vt)은 하기하는 수학식 4와 같이 정의된다.
- 107> **【수학식 4】**
$$V_t = V_{d2} + \frac{1}{(C_2 + C_3)} \cdot (-C_3 \cdot V_{d2} + C_2 \cdot V_{d1})$$
- 108> 여기서, 상기 C1, C2, C3는 상기한 수학식 2에 정의된 바와 같다.

- 9> 수확식 4에서 제시된 바와 같이, 상기 투과전압(V_t)은 상기 제2 데이터 전압(V_{d2})보다 상승된 전압을 갖는다.
- 10> 도 10은 본 발명의 다른 실시예에 따른 액정표시장치의 어레이 기판의 평면도이고, 도 11은 도 10에 도시된 액정표시장치의 단위 화소의 등가 회로도이며, 도 12는 도 11의 파형도이다. 단, 도 10 내지 도 12에 도시된 액정표시장치는 컬럼 반전 구동 방식으로 동작한다.
- 11> 도 10을 참조하면, 어레이 기판(107)은 제1 게이트 라인(GL_{n-1}), 제2 게이트 라인(GL_n), 데이터 라인(DL), 제1 TFT(T_1), 제2 TFT(T_2), 투과전극(140), 반사전극(150) 및 보상 배선(128)으로 이루어진다.
- 12> 상기 제1 TFT(T_1)의 게이트 전극은 상기 제1 게이트 라인(GL_{n-1})과 연결되고, 소오스 전극은 상기 데이터 라인(DL)에 연결되며, 드레인 전극은 상기 투과전극(140)과 연결된다. 여기서, 상기 투과전극(140)은 화소 영역의 일부인 제1 영역(A1)에 구비된다. 상기 보상 배선(128)은 상기 제1 영역(A1)에서 상기 투과전극(140)과 절연되어 마주본다.
- 13> 또한, 상기 제2 TFT(T_2)의 게이트 전극은 상기 제2 게이트 라인(GL_n)과 연결되고, 소오스 전극은 상기 데이터 라인(DL)에 연결되며, 드레인 전극은 상기 보상 배선(128)과 연결된다. 여기서, 상기 반사전극(150)은 상기 화소 영역의 다른 일부부인 제2 영역(A2)에 구비되어, 상기 투과전극(140)과 전기적으로 절연된다. 또한, 상기 보상 배선(128)은 상기 제2 영역(A2)에서 상기 반사전극(150)과 절연되어 마주본다.
- 14> 도 11을 참조하면, 단위 화소는 제1 게이트 라인(GL_{n-1}), 제2 게이트 라인(GL_n) 및 데이터 라인(DL)을 구비한다. 상기 제1 게이트 라인(GL_{n-1})과 상기 데이터 라인(DL)에는 제1

TFT(T1)의 게이트 및 소오스 전극이 각각 연결되고, 상기 제2 게이트 라인(GLn)과 상기 데이터 라인(DL)에는 제2 TFT(T2)의 게이트 및 소오스 전극이 각각 연결된다.

- 15> 상기 제1 TFT(T1)의 드레인 전극에는 제1 액정 커패시터(Clct), 제1 보조 커패시터(Cstt)가 병렬 연결된다. 상기 제2 TFT(T2)의 드레인 전극에는 제2 보조 커패시터(Cstr) 및 제2 보상 커패시터(Ccpr)가 병렬 연결되고, 상기 제2 보상 커패시터(Ccpr)는 제2 액정 커패시터(Clcr)와 직렬 연결된다. 또한, 상기 제1 액정 커패시터(Clct)와 상기 제2 보상 커패시터(Ccpr)는 제1 보상 커패시터(Ccpt)에 의해서 직렬 연결된다.
- 16> 도 11 및 도 12에 도시된 바와 같이, 상기 제1 게이트 라인(GLn-1)에 제1 게이트 전압이 인가되면, 상기 제1 TFT(T1)의 게이트 전극으로 상기 제1 게이트 전압이 제공됨으로써, 상기 제1 TFT(T1)가 턴-온된다. 이때, 상기 제1 TFT(T1)의 소오스 전극으로 제공된 제1 데이터 전압(Vd1)은 상기 제1 TFT(T1)의 드레인 전극으로 출력된다. 상기 제1 데이터 전압(Vd1)은 투과전극(140)에 인가되는 투과전압(Vt)이다. 한편, 상기 제2 TFT(T2)는 턴-오프 상태를 유지함으로써, 상기 제2 TFT(T2)의 드레인 전극은 상기 제1 TFT(T1)의 드레인 전극보다 낮은 음의 전압을 유지한다.
- 17> 따라서, 상기 제1 TFT(T1)에 의한 충전시 어느 시점 이후에서 상기 반사전극(150)에 인가되는 반사전압(Vr)은 상기 투과전극(140)에 인가되는 상기 투과전압(Vt)보다 낮아진다.
- 18> 이후, 상기 제2 게이트 라인(GLn)에 제2 게이트 전압이 인가되면, 상기 제2 TFT(T2)의 게이트 전극으로 상기 제2 게이트 전압이 제공됨으로써, 상기 제2 TFT(T2)가 턴-온된다. 상기 제2 게이트 라인(GLn)에 상기 제2 게이트 전압이 인가되기 이전까지 상기 제1 게이트 라인(GLn-1)에는 상기 제1 게이트 전압이 출력됨으로써, 상기 제2 TFT(T2)가 턴-온되는 시점에서

상기 제1 TFT(T1)는 턴-오프된다. 따라서, 상기 제1 TFT(T1)가 턴-오프되는 시점에서 상기 투과전극(140)은 플로팅(floating) 상태가 된다.

- 9> 턴-온된 상기 제2 TFT(T2)는 상기 데이터 라인(DL)을 통해 소오스 전극으로 제공된 제2 데이터 전압(Vd2)을 드레인 전극으로 출력한다. 여기서, 상기 제1 및 제2 데이터 전압(Vd1, Vd2)은 양의 전압 레벨을 갖고, 상기 제1 데이터 전압(Vd1)은 상기 제2 데이터 전압(Vd2)보다 낮다.
- 10> 이후, 상기 제2 데이터 전압(Vd2)에 의해서 상기 반사전압(Vr)과 상기 투과전압(Vt)이 전체적으로 상승된다. 이때, 상기 투과전압(Vt)은 상기 반사전압(Vr)보다 높은 전압레벨을 유지한 채 상기 제2 데이터 전압(Vd2)보다 상승된다.

21> **【수학식 5】**
$$V_t = \frac{1}{(C_1 + 2C_2)} \cdot \left[\left(2 - \frac{C_3}{C_2} \right) \cdot (C_1 + C_2) \cdot V_{d2} + (C_1 + C_3) \cdot V_{d1} \right]$$

22> 여기서, 상기 C1, C2, C3는 수학식 2에 정의된 바와 같다.

23> 수학식 5에서 제시된 바와 같이, 상기 투과전압(Vt)은 상기 제2 데이터 전압(Vd2)보다 상승된 전압을 갖는다.

【발명의 효과】

24> 이와 같은 어레이 기판, 이를 갖는 액정표시장치 및 이의 구동방법에 따르면, 투과 전극은 화소 영역의 제1 영역에 구비되고, 반사전극은 투과전극과 절연되고, 제1 영역에 인접한 화소 영역의 제2 영역에 구비된다. 이때, 보상 배선은 제2 영역에서 절연층을 사이에 두고 반사전극과 마주본다.

25> 따라서, 액정표시장치의 셀갭을 균일하게 유지하면서 반사전극과 투과전극에 서로 다른 전압을 인가할 수 있고, 그로 인해서 액정표시장치의 표시 특성을 향상시킬 수 있다.

- ㉞ 이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

【특허청구범위】**【청구항 1】**

게이트 라인;

상기 게이트 라인과 교차되어 화소 영역을 정의하는 데이터 라인;

상기 게이트 라인과 상기 데이터 라인에 연결된 스위칭 소자;

상기 스위칭 소자에 연결되어 상기 화소 영역의 제1 영역에 구비된 투과전극;

상기 투과전극과 절연되고, 상기 제1 영역에 인접한 상기 화소 영역의 제2 영역에 구비된 반사전극; 및

상기 스위칭 소자에 연결되고 상기 제2 영역에서 절연층을 사이에 두고 상기 반사전극과 마주보는 보상 배선을 포함하는 것을 특징으로 하는 어레이 기판.

【청구항 2】

제1항에 있어서, 상기 스위칭 소자는 게이트 전극이 상기 게이트 라인과 연결되고, 소오스 전극이 상기 데이터 라인과 연결되며, 드레인 전극이 상기 투과전극 및 보상 배선과 결합된 박막 트랜지스터인 것을 특징으로 하는 어레이 기판.

【청구항 3】

제1항에 있어서, 상기 보상 배선은 상기 데이터 라인과 동일층에 구비되는 것을 특징으로 하는 어레이 기판.

【청구항 4】

제1 게이트 라인;

상기 제1 게이트 라인과 절연된 제2 게이트 라인;

상기 제1 및 제2 게이트 라인과 교차되어 화소 영역을 정의하는 데이터 라인;

상기 제1 게이트 라인과 상기 데이터 라인에 연결된 제1 스위칭 소자;

상기 제2 게이트 라인과 연결된 제2 스위칭 소자;

상기 제2 스위칭 소자에 연결되고 상기 화소 영역의 제1 영역에 구비된 투과전극;

상기 투과 전극과 절연되고, 상기 제1 영역에 인접한 상기 화소 영역의 제2 영역에 구비된 반사전극; 및

상기 제1 스위칭 소자에 연결되고, 절연층을 사이에 두고 상기 반사전극 및 상기 투과전극과 마주보는 보상 배선을 포함하는 것을 특징으로 하는 어레이 기판.

【청구항 5】

제4항에 있어서, 상기 제1 스위칭 소자는 게이트 전극이 상기 제2 게이트 라인에 연결되고, 소오스 전극이 상기 데이터 라인에 연결되며, 드레인 전극이 상기 보상 배선에 결합된 제1 박막 트랜지스터인 것을 특징으로 하는 어레이 기판.

【청구항 6】

제4항에 있어서, 상기 제2 스위칭 소자는 게이트 전극이 상기 제1 게이트 라인에 연결되고, 소오스 전극이 접지단자에 연결되며, 드레인 전극이 상기 투과전극과 결합된 제2 박막 트랜지스터인 것을 특징으로 하는 어레이 기판.

【청구항 7】

제6항에 있어서, 게이트 전극이 상기 제1 게이트 라인에 연결되고, 소오스 전극이 상기 데이터 라인에 연결되며, 드레인 전극이 상기 보상 배선과 결합되는 제3 박막 트랜지스터를 더 포함하는 것을 특징으로 하는 어레이 기판.

【청구항 8】

제4항에 있어서, 상기 제2 스위칭 소자는 게이트 전극이 상기 제1 게이트 라인에 연결되고, 소오스 전극이 상기 데이터 라인에 연결되며, 드레인 전극이 상기 투과전극 및 상기 보상 배선에 결합된 제2 박막 트랜지스터인 것을 특징으로 하는 어레이 기판.

【청구항 9】

제4항에 있어서, 상기 제1 게이트 라인은 상기 제2 게이트 라인이 제2 구동신호를 출력하기 전까지 제1 구동 신호를 출력하는 것을 특징으로 하는 어레이 기판.

【청구항 10】

제4항에 있어서, 상기 보상 배선은 상기 데이터 라인과 동일층에 구비되는 것을 특징으로 하는 어레이 기판.

【청구항 11】

제1 기판 상에 구비된 게이트 라인,

상기 게이트 라인과 절연되어 교차하여 화소 영역을 정의하는 데이터 라인;

상기 게이트 라인과 상기 데이터 라인에 연결된 스위칭 소자;

상기 스위칭 소자에 연결되어 상기 화소 영역의 제1 영역에 구비된 투과전극;

상기 투과전극과 절연되고 상기 제1 영역에 인접한 상기 화소 영역의 제2 영역에 구비된 반사전극;

상기 스위칭 소자에 연결되고 상기 제2 영역에서 상기 반사전극과 절연되어 마주보는 보상 배선;

제2 기판 상에 구비되어 상기 투과 전극 및 반사 전극과 마주보는 공통 전극; 및
상기 제1 기판과 제2 기판과의 사이에 개재된 액정층을 포함하는 것을 특징으로 하는 액
정표시장치.

【청구항 12】

제1 기판 상에 구비된 제1 게이트 라인;
상기 제1 게이트 라인과 절연된 제2 게이트 라인;
상기 제1 및 제2 게이트 라인과 절연되어 교차하여 화소 영역을 정의하는 데이터 라인;
상기 제1 게이트 라인과 상기 데이터 라인에 연결된 제1 스위칭 소자;
상기 제2 게이트 라인과 연결된 제2 스위칭 소자;
상기 제2 스위칭 소자에 연결되고 상기 화소 영역의 제1 영역에 구비된 투과전극;
상기 투과 전극과 절연되고, 상기 제1 영역에 인접한 상기 화소 영역의 제2 영역에 구비
된 반사전극;
상기 제1 스위칭 소자에 연결되고, 절연층을 사이에 두고 상기 반사전극 및 상기 투과전
극과 마주보는 보상 배선;

제 2 기판 상에 구비되어 상기 투과 전극 및 반사 전극과 마주보는 공통 전극; 및
상기 제1 기판과 제2 기판과의 사이에 개재된 액정층을 포함하는 것을 특징으로 하는 액
정표시장치.

【청구항 13】

게이트 라인에 게이트 전압을 출력하는 단계;

상기 게이트 전압에 응답하여 데이터 라인으로부터 인가된 데이터 전압을 출력하는 단계;

투과전극에 상기 데이터 전압을 투과전압으로써 인가하고, 반사전극에 상기 데이터 전압보다 낮은 전압을 반사전압으로써 인가하는 단계;

상기 투과전극 및 반사전극과 액정층을 사이에 두고 마주보는 공통전극에 공통전압을 인가하는 단계; 및

상기 투과전극과 상기 공통전극과의 사이에 상기 투과전압과 공통전압과의 차를 충전하고, 상기 반사전극과 상기 공통전극과의 사이에 상기 반사전압과 상기 공통전압과의 차를 충전하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.

【청구항 14】

제1 게이트 라인에 제1 게이트 전압을 출력하는 단계;

상기 제1 게이트 전압에 응답하여 데이터 라인으로부터 인가된 제1 데이터 전압을 출력하는 단계;

투과전극에 상기 제1 데이터 전압보다 높은 전압을 투과전압으로써 인가하고, 반사전극에 상기 제1 데이터 전압보다 낮은 전압을 반사전압으로써 인가하는 단계;

상기 투과전극 및 반사전극과 액정층을 사이에 두고 마주보는 공통전극에 공통전압을 인가하는 단계; 및

상기 투과전극과 상기 공통전극과의 사이에 상기 투과전압과 공통전압과의 차를 충전하고, 상기 반사전극과 상기 공통전극과의 사이에 상기 반사전압과 상기 공통전압과의 차를 충전하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.

【청구항 15】

제14항에 있어서, 상기 제1 게이트 라인에 제1 게이트 전압을 출력하는 단계 이전에는,

제 2 게이트 라인에 제2 게이트 전압을 출력하는 단계;

상기 제2 게이트 전압에 응답하여 접지전압단자로부터 제공된 접지전압을 출력하는 단계;

상기 투과전극에 상기 접지전압을 인가하고, 상기 반사전극에 상기 접지전압보다 감소된 전압을 인가하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.

【청구항 16】

제15항에 있어서, 상기 제2 게이트 전압은 상기 제1 게이트 라인에 상기 제1 게이트 전압이 출력되기 이전부터 상기 제1 게이트 전압이 출력되기까지 출력되는 것을 특징으로 하는 액정표시장치의 구동방법.

【청구항 17】

제14항에 있어서, 상기 제1 게이트 라인에 제1 게이트 전압을 출력하는 단계 이전에는,

제 2 게이트 라인에 제2 게이트 전압을 출력하는 단계;

상기 제2 게이트 전압에 응답하여 접지전압단자로부터 제공된 접지전압을 출력하는 단계 ;

상기 제2 게이트 전압에 응답하여 상기 데이터 라인으로부터 제공된 제2 데이터 전압을 출력하는 단계;

상기 투과전극에 상기 접지전압을 인가하고, 상기 반사전극에 상기 제2 데이터 전압을 인가하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.

【청구항 18】

제17항에 있어서, 상기 제2 데이터 전압은 상기 제1 데이터 전압과 반전된 위상을 갖는 것을 특징으로 하는 액정표시장치의 구동방법.

【청구항 19】

제14항에 있어서, 상기 제1 게이트 라인에 제1 게이트 전압을 출력하는 단계 이전에는,

제 2 게이트 라인에 제2 게이트 전압을 출력하는 단계;

상기 제2 게이트 전압에 응답하여 상기 데이터 라인으로부터 출력된 제2 데이터 전압을 출력하는 단계;


상기 투과전극에 상기 제2 데이터 전압을 인가하고, 상기 반사전극에 상기 제2 데이터 전압보다 감소된 전압을 인가하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.

【청구항 20】

제19항에 있어서, 상기 제2 데이터 전압은 상기 제1 데이터 전압과 동일한 위상을 갖는 것을 특징으로 하는 액정표시장치의 구동방법.


【도면】

【도 1】




【도 2】

100




【도 3】




【도 4】

101




【도 5】




【도 6】

103




【도 7】




도 8]

105




【도 9】




【도 10】

107



【도 11】



【도 12】

